ניסיון מוכח של 5 שנים ב Board Design-
ניסיון ב FPGA Design החל מ 3 שנים
ניסיון בתכנות Embedded Software בשפת C
ניסיון בתיכנות בשפות #c 
ניסיון בפיתוח מערכות תקשורת
בוגר/ת BSC בהנדסת אלקטרוניקה

ניסיון בפיתוח תכן FPGA ותוכנה לכרטיס וידאו
ניסיון בפיתוח כרטיסי עיבוד וידאו מבוססי FPGA ו – Embeded
נסיון בכתיבת קוד C++/C במיקרוקונטרולר, NIOS - יתרון!
הכרת תקני וידאו מתקדמים- Camera Link, HD- SDI

-תואר ראשון בהנדסת מחשבים / חשמל- הכרחי
-ניסיון ב- ASIC או Backend Design

תואר ראשון בהנדסת תוכנה.
מעל ל- 4 שנות ניסיון ב- DFT
ניסיון ב- SCAN and ATPG

3 שנות ניסיון ומעלה בתחום רכיבים מתוכנתים
ניסיון עם רכיבי Xilinx.
ניסיון וידע ב System Verilog.
ידע עם פרוטוקולים סטנדרטיים כגון UFS, PCIe ו DDR3 – יתרון
ידע בשפות Perl & Python – יתרון
ידע בסביבות בדיקה מבוססות System Verilog – יתרון
נסיון בתיכנון בורדים עם FPGA – יתרון
יתרון להכרות מעמיקה עם כלי הפיתוח: ISE/Vivado/ NCSim/ Synplify

- VLSI Design
- הכרות עם כלי STA
-הכרות עם פרקטיקות עיצוב -Clock Voltage DFT -ועיצוב במתח נמוך
-ניסיון עם פרקטיקות ומתודולוגיות של וריפיקציה
- הכרות עם שפות סקריפטים

ניסיון של 5 שנים בפיתוח ASIC / FPGA
ניסיון ב FULL CHIP ARCHITECTURE
ניסיון בעבודה עם VERILOG, ביצוע סימולציות, וריפיקציה וסינתזה

ניסיון של שנתיים לפחות בהנדסת מערכת מולטידיסציפלינרית.
יתרון לתחום התקשורת
יתרון לניסיון בארכטקטורת מערכת וניהול מוצר פיתוח

-5 שנות ניסיון בפיתוח VLSI
ניסיון ב-micro-architecture definition
-ניסיון בפיתוח ASIC and FPGA flows

-תואר ראשון בהנדסת אלקטרוניקה / הנדסת מחשבים
-ניסייון מעשי עם Verllog / System Verilog
-4-2 שנות ניסיון כ- VLSI Designer

- תואר ראשון בהנדסת חומרה/ הנדסת אלקטרוניקה
-3 שנות ניסיון בעבודה על תחום הוריפיקציה של ASIC RTL מורכבים
-3 שנות ניסיון ניהולי של צוות ASIC RTL
-ניסיון עם Specman, System-Verilog

-2-5 שנות ניסיון עם RTL to GDSII
-ניסיון עם הכלים הבאים : logic synthesis tool (Genus or DC), backend tool (ICC2 or Innovus) and STA tools

3+ שנים נסיון כ Backend designer תוך שימוש בכלים של Cadance\Synopsys
הבנה עמוקה של התהליכים הבאים: Back-end flows RTL-GDSII, Physical Synthesis, Floorplan, P&R, CTS, STA and Power Analysis
ניסיון בכתיבת סקריפטים

3+ נסיון כ Frontend Designer
ניסיון עם Verilog ו- System verilog
הבנת ה Flow של כל תהליך ה Design
יחסי אנוש מעולים

8+ נסיון כ Frontend Designer
ניסיון עם Verilog ו- System verilog
הבנת ה Flow של כל תהליך ה Design
יחסי אנוש מעולים

-ניסיון עם Verilog RTL Language
-ניסיון בפיתוח FPGA על Altera
-ניסיון ב- Flow של Altera או Xilinx
-תואר ראשון במדעי המחשב/הנדסת חשמל

3-5 שנים בניהול פרויקטים בפיתוח צ'יפים- חובה
תואר רלוונטי- חובה

לפחות 5 שנות ניסיון כ ASIC design Engineer - חובה.
תואר רלוונטי- חובה.

תואר בהנדסת אלקטרוניקה/מחשבים מאוניברסיטה- חובה
נסיון של מעל שנתיים כ-Chip designer VLSI- חובה

ניסיון עם VLSI- הכרחי
תואר רלוונטי בתחום - הכרחי
ניסיון של 3 שנים לפחות

לפחות 5 שנות ניסיון ב CHIP DESIGN - FPGA
ניסיון בארכיטקטורת הצ'יפ
תואר רלוונטי

השכלה רלוונטית
ניסיון של 5 שנים לפחות בפיתוח FPGA
ניסיון בפיתוח ממשקי תקשורת, כולל ממשקים מהירים דוגמת PCIe, LVDS
יכולת קידוד ב-VHDL ברמה מעולה
יכולת איתור תקלות באופן עצמאי
ניסיון באינטגרציה חומרה-קושחה-תוכנה
ניסיון עם רכיבים וסביבות פיתוח של Xilinx

- ניסיון של שנתיים לפחות כ - Layout engineer עבור צ'יפים
- יתרון לניסיון עם מעגלים אנלוגיים
- תואר רלוונטי

5 שנות ניסיון בפיתוח ועיצוב VLSI
ידע מעמיק ב VERILOG
תואר טכנולוגי ממוסד מוכר

- השכלה תואר BSC
- ניסיון בתעשייה מעל 5 שנים
- ניסיון בעיצוב לוגי (Verilog)
- ניסיון בעבודה עם כלים ATPG

ניסיון בעבודה עם fpga של למעלה מ 3 שנים
ניסיון בעבודה עם Quartus/ Vivado
ניסיון בשלב ה RTL ב VHDL\ Verilog
ניסיון ב board design - יתרון
תואר ראשון בהנדסת חשמל

* תואר בהנדסת חשמל/מחשבים
* ניסיון ב- VLSI/Logic/ASIC- יתרון!!

- תואר ראשון בהנדסת חשמל - חובה.
- ניסיון של 3 שנים לפחות בפיתוח כרטיסים שמשלבים מעבדים ורכיבי FPGA מתקדמים, רכיבי ממשק וזיכרון עבודה בתדר שעון גבוה.

השכלה רלוונטית
ניסיון של 5 שנים לפחות בפיתוח FPGA
ניסיון בפיתוח ממשקי תקשורת, כולל ממשקים מהירים דוגמת PCIe, LVDS
יכולת קידוד ב-VHDL ברמה מעולה
ניסיון עם רכיבים וסביבות פיתוח של Xilinx

-4 שנות ניסיון כ DFT Engineer
-תואר בהנדסת חשמל ואלקטרוניקה
-ניסיון בSCAN ו- ATPG

5 שנים ניסיון כ Chip designer
ידע ב Verilog
ניסיון בעיצוב complex IPs, SoC, chip integration, ASIC design flow
אנגלית ברמה גבוהה

8 שנות ניסיון בפיתוח צ'יפים
תואר ראשון בהנדסת חשמל ואלקטרוניקה
ניסיון מוכח בפיתוח ASIC בעיקר לצד Client
ניסיון מוכח ארכיטקטורת חומרה
אנגלית ברמה גבוהה

ניסיון של 5 שנים בפיתוח FPGA
ניסיון עם עיצוב לוגי של VHDL / VERILOG.
תואר ראשון בהנדסת חשמל.
אנגלית ברמה גבוהה.

5 שנות ניסיון כמהנדס FPGA-הכרחי.
ניסיון עם VHDL- יתרון.
תואר בהנדסת חשמל/אלקטרוניקה- הכרחי.

3 שנים ניסיון בתכנון / אימות ASIC.
תואר ראשון מדעי המחשב/ הנדסת תוכנה/ הנדסת חשמל.
ניסיון עם Verilog, Verilog System, סינתזה ואימות- יתרון.

5 שנות ניסיון בפיתוח רכיבי FPGA
נסיון מעשי מוכח בתהליך פיתוח ומימוש FPGA הכולל: איפיון דרישות, כתיבת קוד בשפת VHDL (Verilog – יתרון)
ביצוע סימולציה PRE/ POST
אנגלית ברמה גבוהה בכתב ובעל פה.

תואר ראשון בהנדסת חשמל/ מחשבים
3 שנות ניסיון ב ASIC design

- ניסיון של שנתיים בפיתוח ותכנון FPGA
- תואר ראשון בהנדסת חשמל ואלקטרוניקה
- נכונות לעבודה באזור הדרום

- תואר ראשון בהנדסת חשמל ואלקטרוניקה
-3 שנות ניסיון בעבודה עם תכן RTL בשפות VHDL / Verilog ומימוש על רכיבי FPGA / ASIC
- ניסיון מעשי בבדיקות תכן על גבי חומרה ועבודה במעבדה
- היכרות עם כל שלבי הפיתוח – סינתזה, P&R, Debugging וביצוע POD
- ניתוח דוחות Timing והבנה מעמיקה במעברי Clock Domains
- פיתוח ומימוש אלגוריתמי עיבוד תמונה ווידאו, הכרת תקני וידאו - יתרון

- 5 שנים ניסיון בפיתוח FPGA
- תואר ראשון בהנדסת חשמל ואלקטרוניקה
- ניסיון בתחום התקשורת/ עיבוד אותות- יתרון משמעותי

- תואר אקדמי רלוונטי
- שנתיים ניסיון בפיתוח ASIC/ VLSI/ FPGA
- ניסיון עם System Verliog

תואר ראשון בהנדסת חשמל ואלקטרוניקה , תואר שני יתרון
ניסיון של לפחות 5 שנים בפיתוח FPGA
ניסיון בשפת VERILOG

תואר ראשון בהנדסת אלקטרוניקה / תוכנה
שנתיים ניסיון בפיתוח VLSI / ASIC
עבודה עם System Verilog

- 5 שנות ניסיון בפיתוח VHDL בFPGA
- ניסיון בפיתוח לוגיקה מורכבת
- ניסיון ביישום אלגוריתמי של IMAGE PROCESSING- יתרון משמעותי
- ניסיון בפיתוח אנלוגי ודיגיטלי- חובה
- נכונות לנסיעות לחול

תואר ראשון בהנדסת חשמל ואלקטרוניקה
3 שנות ניסיון לפחות בפיתוח FPGA
ניסיון ב- VHDL- יתרון
ניסיון בוריפיקציה של FPGA בכלל וב- System Verilog בפרט - יתרון

• 10 שנים ניסיון בעבודה ידנית בעיצוב Analog/ Mixed Signal
• ניסיון בתכנון Data Converters - יתרון
• ניסיון בתכנון PMU - יתרון
• ניסיון בתכנון Audio Circuits- יתרון
• תואר ראשון בהנדסת חשמל

7 שנות ניסיון בהנדסת VLSI
ניסיון עם VERILOG
ניסיון הארכיטקטורה ועיצוב בלוקים SOC
ניסיון עם מעבדי DSP - יתרון
תואר ראשוןן בהנדסת חשמל / מדעי המחשב

-ניסיון של שנתיים לפחות בתפקיד שכלל HO Design
- ניסיון רלוונטי ב- ASIC/FPGA
- תואר בהנדסת חשמל ואלקטרוניקה
- ניסיון בתפקיד דומה מחברות Semicomductor - יתרון משמעותי

תואר ראשון/ שני בהנדסת חשמל ואלקטרוניקה/ הנדסת מחשבים ממוסד אקדמי מוכר
מוטיבציה גבוהה להשתלבות בתפקיד התחלתי בפיתוח חומרה
נכונות לעבודה במרכז תל אביב/ בחיפה

לחברה גלובלית מובילה בתחומה דרוש/ה Chip Designer.
במסגרת התפקיד הצטרפות לצוות שמפתח טכנולוגיה ממתקדמת המאפשרת העברת שבב RF למעברי נתונים של שבב מודם.
הזדמנות להשתלב בחברה שממשיכה בגיוסים ובצמיחה!

- מינימום 2 שנות ניסיון
- ידע בטכניקות ועיצוב דיגיטלי, עדיפות ל - ASIC
- תואר בהנדסת חשמל ואלקטרוניקה

- מינימום 2 שנות ניסיון
- ידע בטכניקות ועיצוב דיגיטלי, עדיפות ל - ASIC
- תואר בהנדסת חשמל ואלקטרוניקה

- 3 שנות ניסיון לפחות כמהנדס/ת FPGA
- ניסיון בכתיבה עם VHDL
- ידע בBoard Designer

-מינימום 4 שנות ניסיון בתפקיד Chip Design
-ניסיון עם FPGA
-ניסיון עם פלטפורמות אב טיפוס מתקדמות (HAPS / Protium).

· 4 שנים ניסיון כ-VLSI Frontend Engineer
· ניסיון עם קידוד עיצוב Verilog ו- System Verilog
· ניסיון עם Block Level Verification ו- Full Chip
· ניסיון ב-Gate level Debug
· ניסיון בהבנת קוד, ניפוי באגים ופתרון בעיות גישה
· הכרות עם Unix/Linux ושפת Scripting
· ניסיון עם AMBA / AXI - יתרון
· תואר ראשון בהנדסת חשמל/מחשבים

• תואר ראשון בהנדסת אלקטרוניקה
• 4 שנים ניסיון בתחום
• כתיבת קוד VHDL ברמה גבוהה עם ALTERA FPGAs.
• Board Design - יתרון
• אנגלית ברמה גבוהה

תואר ראשון בהנדסת חשמל ואלקטרוניקה
לפחות 3 שנות ניסיון בפיתוח FPGA
ניסיון בכתיבת VHDL/Verilog
ניסיון בעבודה עם רכיבי Intel FPGA (Altera) ו-Xilinx

• תואר ראשון בהנדסת חשמל / הנדסת מחשבים
• 3 שנים ניסיון כמהנדס חזיתי של VLSI
• ניסיון עם קידוד ועיצוב Verilog
• ניסיון בהבנת legacy code, ניפוי באגים ופתרון בעיות
• ידע ב- SoCבארכיטקטורת / עיצוב
• יתרון - מנוסה בתקשורת סלולרי

5 שנים בכתיבת צ'יפים
ניסיון משמעותי עם FPGA
ניסיון עם board design
ניסיון עם Vivado
ניסיון בכתיבת קוד- יתרון

3 שנים HO ב RTL Coding
ניסיון עם VCS, Verdi, Spyglass או עם כלי דומה
ניסיון עם SVN
ידע במערכת VERILOG

תואר ראשון בהנדסת חשמל
3-4 שנות ניסיון ב:
• Floor plan and Place & Route
• Timing Closure & debug, STA
• Clock Tree Synthesis
• Power Grid Analysis
• LVS/DRC debug

- 5 שנים ניסיון
- ניסיון ב-ASIC
- RT-Embedded C, יכולות קידוד
- ידע ב- Verilog / SystemVerilog

• תואר אוניברסיטאי בהנדסה
• ניסיון ב- semiconductor Test business
• ניסיון בפיתוח בדיקות - digital, mixed signal ו-RF באמצעות פלטפורמות ATE.
• ניסיון עם פלטפורמת הבוחן Advantest V93000
• ניסיון עם שפת תכנות C++ / C 

- תואר ראשון בהנדסת חשמל
- 5 שנות ניסיון כ- מהנדס/ת RFIC / Analog Engineer

תואר ראשון בהנדסת חשמל / אלקטרוניקה, תואר שני יתרון
ניסיון של כ-10 שנים בתכן וארכיטקטורת FPGA בדגש על עיבוד אות ואלגוריתמיקה
ניסיון בפיתוח Embedded
ניסיון רב בפיתוח ב- MATLAB
ניסיון בניהול והנעת צוותים
פיתוח Digital board design – יתרון

10 שנות ניסיון בתחום
ניסיון ב-BD
חובה ניסיון עם RF
הבנה של ארכיטקטורת חומרה, מכניקה, RF
ניסיון בתכנון מעגלי RF ו-POWER
תואר רלוונטי

- ניסיון ב-Design ובתוכנה
- ניסיון ב- ++C
- ניסיון ב- C / System Verilog
- היכרות עם VHDL/VERILOG
- תואר רלוונטי

- ניסיון בפיתוח VLSI
- ניסיון בארכיטקטורה - מאיצים HW / מעבדי DSP / חזית דיגיטלית / אדריכלות SoC
- ניסיון בעיבוד אותות דיגיטליים
- הכרות עם Matlab
- תואר רלוונטי

- B.Sc. הנדסת חשמל
- ניסיון ב- High Speed Digital Board Design
- ידע והבנה של תורת הגלים האלקטרו-מגנטיים ומערכות מבוזרות
- ניסיון ב- schematics tools ו-Layout viewer tools

לפחות 3 שנות ניסיון בעיצוב ASIC

- 5 שנות ניסיון בעיצוב Backend.
- ניסיון עם RTL-to-GDS .
- ניסיון עם כלי Synopsys & Cadence- יתרון משמעותי.
- תואר בהנדסת חשמל ואלקטקוניקה/ מדעי המחשב.

-ניסיון של 3 שנים ומעלה כ-Analog Engineer
-ניסיון בתכנון ממירי נתונים (ADC, DAC) ליישומי שמע
-ניסיון בתכנון PMU (DCDC, רגולטורים, POR, ...)
-ידע בעיבוד אותות (אנלוגי / דיגיטלי)
-ניסיון בעבודה עם Cadence
-תואר בהנדסת חשמל ואלקטרוניקה.

-ניסיון של 5 שנים ומעלה כ- Backend VLSI Engineer
-ניסיון מעמיק ב-RTL TO GDS
-ניסיון בעבודה עם סינתזות, בלוקים והיכרות עם UPF / CPF
-היכרות עם System Verilog/ Verilog
-תואר בהנדסת חשמל ואלקטרוניקה

-לפחות 7 שנות ניסיון כ- Chip Design בעל/ת ניסיון בASIC
-ניסיון בארכיטקטורה לחומרה/ DSP / ארכיטקטורה SoC
-היכרות מעמיקה עם עיבוד אותות דיגיטליים
-היכרות עם MATLAB
-תואר בהנדסת חשמל ואלק'

- מינימום 3 שנות ניסיון כ- Frontend Engineer
- ניסיון עם Verilog/System Verilog
- ניסיון במיקרו-ארכיטקטורה ובעיצוב של בלוקים SoC מורכבים
- ניסיון בעבודה עם FPGA/ASIC
- תואר בהנדסת חשמל ואלקטרוניקה

-ניסיון של שנתיים ומעלה בסינתזות
-היכרות מעמיק עם Frontend Design ל-ASIC
-היכרות עם System Verilog/Verilog/VHDL
-היכרות בעבודה בסביבת UNIX
-תואר בהנדסת חשמל ואלקטרוניקה

- 3ומעלה שנות ניסיון כ- VLSI Chip Design
-ניסיון בעבודה עם בלוקים, ארכיטקטורה, סינתזות.
-ניסיון ב-RTL ותכנון בלוקים חדשים
-תמיכה בצוות BE ובצוותי האימות.
-תואר בהנדסת חשמל ואלק'/ מדעי המחשב.

- 3 שנות ניסיון כ- Layout Designer.
- ניסיון ב-ICC2.
- ניסיון ב- Virtuoso- יתרון.

ניסיון של שנתיים ומעלה בסינתזות
היכרות מעמיק עם Frontend Design ל-ASIC
היכרות עם System Verilog / Verilog / VHDL
תואר בהנדסת חשמל ואלקטרוניקה

3 שנות ניסיון כ- Frontend Engineer
ניסיון עם Verilog / System Verilog
ניסיון במיקרו-ארכיטקטורה ובעיצוב של בלוקים SoC מורכבים
ניסיון בעבודה עם FPGA/ASIC

5 שנות ניסיון כמהנדס/ת מערכת RF
תואר בהנדסת חשמל ואלקטרוניקה

תואר ראשון בהנדסת חשמל / אלקטרוניקה, תואר שני יתרון
ניסיון של כ-3 שנים בתכן וארכיטקטורת FPGA
ידע ב MATLAB
פיתוח Digital board design – יתרון
נכונות לעבודה באזור הצפון

-תואר ראשון בהנדסת חשמל / אלקטרוניקה
-ניסיון של כ-3 שנים בתכן וארכיטקטורת FPGA
-ידע ב MATLAB
-פיתוח Digital Board Design – יתרון
-תואר שני - יתרון

- תואר ראשון בהנדסת חשמל
- 3 שנות ניסיון כ- מהנדס/ת RFIC /  Analog Engineer

3 ומעלה שנות ניסיון בפיתוח ועיצוב צ'יפים מסוג ASIC
ידע ב-Verilog/VHDL
ניסיון עם RTL

- 4 שנות ניסיון בתחום

5 שנות ניסיון בפיתוח VLSI
ניסיון בפיתוח מעבדים
ניסיון בפיתוח מעבדי DSP- יתרון
תואר ראשון בחשמל/ אלקטרוניקה

- B.Sc או M.Sc בהנדסת חשמל / מחשבים
- 7+ שנות ניסיון בפיתוח HW, ASIC או FPGA
- ניסיון כמהנדס/ת מערכת – יתרון
- ניסיון בקושחה – יתרון

- תואר ראשון בהנדסת חשמל או הנדסת מחשבים
- שנתיים ניסיון כמהנדס/ת תכנון
- ניסיון בטכניקות מתקדמות של עיצוב Verilog
- ידע ב AMBA, טכניקות DFT, BISTS וטיפול בזיכרון - יתרון
- אנגלית ברמת גבוהה

- FPGA
- VHDL
- ניסיון בחיבור כרטיסים

- תואר ראשון בהנדסת חשמל
- ניסיון קודם בSub-Blocks RFIC
- הכרת Bluetooth, Wi-Fi
- אנגלית ברמה גבוהה
- רדיו LTE - יתרון.

- תואר ראשון בהנדסת חשמל או הנדסת מחשבים
- ניסיון של שנתיים כמהנדס/ת תכנון
- ניסיון בטכניקות מתקדמות של עיצוב Verilog
- אנגלית ברמה גבוהה

- תואר ראשון בהנדסת חשמל/אלקטרוניקה.
- 3 שנות ניסיון בפיתוח ותכנון קושחה בשפת VHDL.
- ניסיון בעבודה עם רכיבי זיכרון חיצוניים כגון DDR ו- FLASH.
- ניסיון מוכח ב Logic Design.

- 3 שנות ניסיון ב-FPGA/ASIC Designer
- ניסיון באחת מהשפות-VHDL/Verilog
- בוגר/ת תואר בהנדסת חשמל

- 3 שנות ניסיון כ-VLSI Chip Designer
- ניסיון ב System Verilog או Verilog
- אחריות על הובלת ה Design משלב ה RTL
- ניסיון בארכיטקטורה, בלוקים, סינתזות
- תואר בהנדסת חשמל ואלקטרוניקה

- תואר ראשון בהנדסת חשמל/אלקטרוניקה
- 3 שנות ניסיון בפיתוח ותכנון FPGA בשפת VHDL
- ניסיון ב Logic Design
- הכרות עם רכיבי FPGA
- ניסיון ב High Speed - יתרון
- ניסיון עם מערכות מבוססות וידאו - יתרון

- 3 שנות ניסיון בעיצוב ASIC
- ידע ב-Verilog/VHDL
- ניסיון בעיצוב RTL ושילוב כתובות IP
- תואר ראשון בהנדסת חשמל ואלקטרוניקה
- ניסיון בכתיבת סקריפטים ב-Python וב-Perl - יתרון

- 5 שנות ניסיון בעיצוב FPGA
- ניסיון עם שילוב של תקשורת IP במהירות גבוהה
- תואר ראשון בהנדסת חשמל/תוכנה
- ניסיון בפיתוח תוכנה - יתרון

- B.Sc בהנדסת חשמל ואלקטרוניקה/לימודים רלוונטיים
- ניסיון של שנתיים בעבודה עם FPGA ו/או ASIC
- יכולת כישורי קידוד וניפוי באגים

- תואר ראשון בהנדסת חשמל ואלקטרוניקה
- שנתיים ניסיון בפיתוח חומרה
- ניסיון בביצוע ארכיטקטורה/ פיתוח מערכת
- אנגלית ברמה גבוהה
- ניסיון בעבודה עם תוכנות עריכה